MOS晶體管亞閾狀態詳細詳解

MOS晶體管亞閾狀態

晶體管亞閾狀態是MOSFET的一種重要工作狀態（工作模式），又稱為MOSFET的亞閾值區（Subthreshold region）。

這是MOSFET的柵極電壓Vgs處在閾值電壓VT以下、又沒有出現導電溝道的一種工作狀態，即是Vgs≤VT 、表面勢ψs ≈ 費米勢ψb（即表面為弱反型)的狀態。這時還是有一股較小的電流通過器件，該電流即稱為亞閾電流。

亞閾電流雖然較小，但是它卻能很好地夠受到柵極電壓的控制，所以亞閾狀態的MOSFET在低電壓、低功耗應用時很有利，特別是在邏輯開關和存儲器等的大規模集成電路應用中非常受到人們的重視。

電流產生機理

MOSFET在沒有出現表面溝道的情況下，它的“源區(n+)-襯底(p)-漏區(n+)”即自然地構成了一個n+-p-n+雙極型晶體管（基區寬度為溝道長度）；而柵-源電壓的作用，使得半導體表面發生弱反型（產生表面勢ψs），即導致襯底表面附近處的電子能量降低；而源-漏電壓又在p型區表面附近處產生電子的漂移電場，即導致源-漏之間的能帶傾斜。

亞閾電流就是由源區注入到襯底表面的少數載流子、并擴散到漏區所形成的電流，本質上是少數載流子的擴散電流（在半導體襯底表面附近處的擴散電流）。當然，由于對應的n+-p-n+雙極晶體管的基區寬度很大，所以通過的亞閾電流也必然較小，而且電流放大系數也必然很低。

MOS晶體管亞閾狀態特性

因為ψs = Vgs–VT , 則MOSFET的亞閾電流為Idsub∝ exp(qψs/kT) ∝ exp(q [Vgs–VT] /kT) ，即輸出的亞閾電流隨著輸入柵-源電壓Vgs作指數式增大；并且在Vds>3kT/q時, 亞閾電流與Vds的關系不大。但在Vgs>VT (即ψs > 2ψfb，即出現溝道) 時,則輸出源-漏電流與Vgs之間有線性或平方的關系，這屬于正常的MOSFET傳導的電流。

MOSFET的這種亞閾工作狀態與其飽和工作狀態相比，具有低電壓和低功耗的優點，在邏輯應用中有很大的價值。所以，在超大規模集成電路中，雖然采用的基本器件是MOSFET，但是其工作的物理基礎卻是雙極型晶體管原理。

亞閾狀態的性能指標——亞閾值斜率（柵壓擺幅）：

由于MOSFET的亞閾電流IDsub隨著VGS的增大而指數式增加，為了表征這種柵-源電壓對于亞閾電流的影響狀況（即亞閾特性的好壞），就引入一個所謂亞閾值斜率（柵極電壓擺幅）S的參量。S定義為：S=dVgs/d(lgIdsub)。S即表示亞閾電流Idsub減小10倍所需要的柵-源電壓（單位是[mV/dec]）。

顯然，S的值愈小，器件的開關（即在導通態和截止態之間的轉換）速度就愈快。因此S值的大小反映了MOSFET在亞閾區的開關性能。在理想情況下，可求得S=59.6 mV/dec，這就表明，當柵-源電壓改變大約60mV時就會使亞閾電流發生很大的變化。

因為MOSFET的亞閾電流是少數載流子擴散電流，所以亞閾電流與Vgs的關系、即S的大小，將與影響少數載流子注入效率及其運動的因素、以及影響柵極控制能力的因素有關。

這些因素主要有襯底摻雜濃度、半導體表面電容、表面態密度和溫度。降低襯底摻雜濃度和減小半導體表面態密度，減小耗盡層電容和增大氧化層電容，以及降低溫度，都可以減小S值。

從而，為了提高MOSFET的亞閾區工作速度，就應當盡量減小MOS柵極系統中的界面態和降低襯底摻雜濃度，并且在MOSFET工作時應當加上一定的襯偏電壓（以減小耗盡層電容）和保持器件的溫度升高不要太大。

1.亞閾值條件下ID與VGS的關系？  

在MOS的I-V特性中，當VGS略小于VT時， MOS管已開始導通，仍會產生一個弱反型層，從而會產生由漏流向源的電流，稱為亞閾值導通，而且ID與VGS呈指數關系，關系表達式為：

下圖反映了NMOS與PMOS器件的柵源電壓VGS從0V到1.0V的掃描變化對漏極電流ID的關系特性曲線：

MOS,亞閾狀態

從圖中我們可以看出，當00.66V時,MOS管處于線性區，之后進入強反型區。

亞閾值區電流的流動機制是由少數載流子的擴散引起的，這種擴散發生在柵極電壓比VT小幾個熱電壓的時候。在亞閾值區，MOS管像是個BJT，襯底為基極，漏源分別是發射極和集電極。因此，電流模型可以通過利用一個基于雙極模型的公式推導來實現，電流公式為：

由上式可知：在亞閾值區中，希望降低VGS時電流也會顯著降低。

壹芯微科技針對二三極管,MOS管作出了良好的性能測試，應用各大領域，如果您有遇到什么需要幫助解決的,可以點擊右邊的工程師,或者點擊銷售經理給您精準的報價以及產品介紹